芯片设计流程概览

芯片分为设计与制造两个环节

image.png

设计流程步骤

1. 定目标
   确定IC目的、效能，大方向；确认符合相关规范，与市场其他产品相容；确定实作方法，分配功能单元，确认单元连接方法
   硬体描述语言（HDL），如Verilog、VHDL 用于表达硬体的功能
2. 画平面设计蓝图
   将HDL code放入EDA工具，转换为逻辑电路，迭代修改
   合成玩的程式码放入另一套EDA工具，电路布局与烧线（place and route）形成电路图，不同颜色不同光罩
3. 层层光罩
   光罩有多层，不同层不同任务

晶圆是什么？

晶圆（wafer），相当于芯片的“地基”，提到晶圆一般会提到尺寸如8寸或12寸，尺寸是硅晶圆的单位
单晶（monocrystalline）具有原子一个个紧密排列的特性，可以形成平整的原子表层，使用单晶做晶圆，可以使后续添加的原则和基板结合更固定

制造单晶的晶圆

1. 纯化
   冶金级纯化，加入碳，将氧化硅转为98%以上纯度的硅
   西门子制程纯化（siemens process）获取高纯度高晶硅
2. 拉晶
   拉晶，将多晶硅融化，形成液态硅，单晶硅种（seed）和液体表面接触，变旋转变缓慢向上拉起

3. 切片
   以钻石刀将硅晶柱横向切成一片片的硅晶圆

   
   image.png

层层堆叠打造芯片

IC芯片3D剖面图

image.png

底部是晶圆，红色（一楼）相对其他层较复杂，是IC中最重要的部分，多种逻辑闸组合一起
黄色（一般楼层），需要多层是因为单次无法容纳所有电路，所以需要堆叠

分层施工，逐层架构

上面介绍IC的构造，这部分看如何只做

1. 金属溅镀
   将要使用的金属材料均匀洒在晶圆片上，形成薄膜
2. 涂布光阻
   将光阻材料放到晶圆片，透过光罩，光束打在不要的部分，破坏光阻材料结构；后使用化学药剂洗掉被破坏的材料
3. 蚀刻技术
   将没有受光阻保护的硅晶圆，以离子束蚀刻
4. 光阻去除
   用光阻液把剩下的光阻溶解掉

纳米制程是什么？

• 纳米制程指芯片中，线最小可以做到的尺寸
• 纳米制程用于缩小电晶体，一个IC塞入更多电晶体、增加运算效率、减少体积降低耗电量（电流更短路径从drain端到source端）、满足轻薄化需求
• 但不能无限制缩小，20纳米左右，电晶体会漏电（量子物理），引入FinFET（Tri-Gate）技术，可以减少漏电现象；10纳米下一条线只有不到100颗原子，制作困难，且原子有缺陷（如掉出或有杂质）对良率影响较大

封装是什么？

IC芯片的外壳，芯片尺寸微小，需要一个大尺寸的外壳做保护和安装

image.png

封装方式

• DIP（Dual Inline Package）
  早期方式，塑料外壳，双排接脚下，成本低散热差

• BGA（ball Grid array）
  体积小，可容纳更多金属接脚

  
  image.png
• SoC（System On chip）
  将不同功能的IC整合到一个芯片中，可缩小体体积、缩短不同IC间距，提升芯片计算速度；各IC方一起，先设计，制作成一张光罩
  需要各厂商的IP授权才能把设计好的元件放到SoC中，IC间要有技术配合避免相互间的干扰
  成本高，技术难度大
• SiP（System in Packet）
  购买各家IC最后一次封装IC；无IP授权，减少设计成本；独立IC，彼此干扰大幅下降，如apple watch

行业厂商

IC设计公司

intel、高通、博通、英伟达、美满、赛灵思、Altera、联发科、海思、展讯、华大半导体等

晶圆代工厂

中芯科技、三星、SK海力士、华润微电子、华虹宏力、英特尔、台积电、华力微电子、西安微电子、和舰科技、联电、力晶等

封测厂商

安靠、长安科技、通富微电、日月光、力成、南茂等

原文：
终于有人讲透了芯片设计流程!(电子人必读) - 百度文库 (baidu.com)