IC设计流程及工具
转自EDA专业论坛 作者：lixf
1.设计输入——FPGA设计|IC设计|仿真|综合|布局|布线|Altera|Quartus|Maxplus|Xilinx|ISE|Lattice|Synplify|Modelsim|集成电路|验证
1)设计的行为或结构描述。
2)典型文本输入工具有UltraEdit-32和Editplus.exe.。
3)典型图形化输入工具-Mentor的Renoir。EDA中国门户网站－FPGA|CPLD|EDA|IC|Altera|Lattice|Xilinx|Modelsim|Synplify|Quartus|ispLever|ISE|Simulation|HDL|edacn|eda先锋|FORUM|bbs|board M y y u A7~
4)我认为UltraEdit-32最佳。——FPGA设计|IC设计|仿真|综合|布局|布线|Altera|Quartus|Maxplus|Xilinx|ISE|Lattice|Synplify|Modelsim|集成电路|验证
2.代码调试
1)对设计输入的文件做代码调试，语法检查。
2)典型工具为Debussy。
3.前仿真
1)功能仿真——FPGA设计|IC设计|仿真|综合|布局|布线|Altera|Quartus|Maxplus|Xilinx|ISE|Lattice|Synplify|Modelsim|集成电路|验证
2)验证逻辑模型(没有使用时间延迟)。——FPGA设计|IC设计|仿真|综合|布局|布线|Altera|Quartus|Maxplus|Xilinx|ISE|Lattice|Synplify|Modelsim|集成电路|验证
3)典型工具有Mentor公司的ModelSim、Synopsys公司的VCS和VSS、Aldec公司的Active、Cadense公司的NC。EDA中国门户网站－FPGA|CPLD|EDA|IC|Altera|Lattice|Xilinx|Modelsim|Synplify|Quartus|ispLever|ISE|Simulation|HDL|edacn|eda先锋|FORUM|bbs|board q I4c,U,m h/P
4)我认为做功能仿真Synopsys公司的VCS和VSS速度最快，并且调试器最好用，Mentor公司的ModelSim对于读写文件速度最快，波形窗口比较好用。
4.综合
1)把设计翻译成原始的目标工艺EDA中国门户网站－FPGA|CPLD|EDA|IC|Altera|Lattice|Xilinx|Modelsim|Synplify|Quartus|ispLever|ISE|Simulation|HDL|edacn|eda先锋|FORUM|bbs|board:_ s \!z f
2)最优化
3)合适的面积要求和性能要求
4)典型工具有Mentor公司的LeonardoSpectrum、Synopsys公司的DC、Synplicity公司的Synplify。
5)推荐初学者使用Mentor公司的LeonardoSpectrum，由于它在只作简单约束综合后的速度和面积最优，如果你对综合工具比较了解，可以使用Synplicity公司的Synplify。
5.布局和布线
1)映射设计到目标工艺里指定位置
2)指定的布线资源应被使用EDA专业论坛
3)由于PLD市场目前只剩下Altera，Xilinx，Lattice，Actel，QuickLogic，Atmel六家公司，其中前5家为专业PLD公司，并且前3家几乎占有了90％的市场份额，而我们一般使用Altera，Xilinx公司的PLD居多，所以典型布局和布线的工具为Altera公司的Quartus II和Maxplus II、Xilinx公司的ISE和Foudation。
4)Maxplus II和Foudation分别为Altera公司和Xilinx公司的第一代产品，所以布局布线一般使用Quartus II和ISE。
6.后仿真
1)时序仿真
2)验证设计一旦编程或配置将能在目标工艺里工作（使用时间延迟）。
3)所用工具同前仿真所用软件。
7.时序分析
4)一般借助布局布线工具自带的时序分析工具，也可以使用Synopsys公司的PrimeTime软件和Mentor Graphics公司的Tau timing analysis软件。
8.验证合乎性能规范——FPGA设计|IC设计|仿真|综合|布局|布线|Altera|Quartus|Maxplus|Xilinx|ISE|Lattice|Synplify|Modelsim|集成电路|验证~#T MA.f8?
1)验证合乎性能规范，如果不满足，回到第一步。
9.版图设计
1)验证版版图设计。
2)在板编程和测试器件。
RTL输入，
VCS sim仿真，
dc compiler综合，
pt静态时序验证，
austro布局布线，
pt后仿真，
virtuso版图，
DRC/LVS参数提取。
tapeout
