FT245BM 文档（选译，不完整）

1.1 整体描述

FT245BM 提供一种简易划算的方法来在外围设备与PC主机之间进行最高可达 8 百万比特（1 兆字节）每秒的数据传输。类 FIFO 的设计使得你可以十分简单地通过 IO 接口将其与微处理器和微控制器相连接。

想要向外围设备传输，或从外围设备接收数据，你只需要在 TXE# 为低电平时将 一个字节宽的 数据写入对应模块即可。当传输缓冲区（384 字节）被填满，或者处于忙碌状态（正在储存先前的写入字节）时，机器会将 TXE# 置高，以暂停后续数据写入，高电平将保持，直到 一些 FIFO 数据通过 USB 传输到主机。每写入一个字节，TXE# 都会被置高。

当主机通过 USB 向外围设备传输数据时，机器将 RXF# 置低，以此来通知外围设备：至少有一个字节的数据可以被读入。每次 RXF# 走低时，外围设备都可以读取一个字节的数据。每当一个字节的数据被读入之后，RXF# 会被再次置高。

通过使用 FTDI 的 虚拟 COM 接口设备，外围设备将对应用软件表现得像标准 COM 接口一样。设置波特率的命令将被自动无视——设备会保持以最高速度传输数据，无论应用的波特率被设置为何值。你也可以选择 FTDI 的 D2XX 驱动，来允许应用软件通过一个基于 DLL 的 API “直接”访问设备。现行 VCP 与 D2XX 驱动可以在 FTDI 的网站获取。

2.0 增强

这一部分总结了相比于其前一代的 FT8U245AM，第二代设备有何增强。更多详情请查询设备的引脚分配与功能脚本。

• 集成 Power-On-Reset （POR）电路
  该设备现在包含内置的 POR 功能。先前的 RESET# 引脚也被保留，以使在需要的时候，可以通过外部的逻辑来重置设备。然而对于多数应用来说，这一引脚可以悬空（N/C）或硬布线接电源（VCC）。另外，我们还提供一个新的重置输出引脚（RSTOUT#），用于 POR 电路向外部 MCU 及其他设备输出稳定的重置信号。RSTOUT# 即前一代设备中的 TEST 引脚。

• 集成 RCCLK 电路
  先前的设备中，需要使用一个外部的 RC 电路来保证振荡器与时钟加倍器 PLL 频率稳定优先于设备内部的时钟。这一电路现在嵌入了芯片内部——分配这项功能的引脚被指定为 TEST 引脚，对于常规操作，次引脚应绑定地端（GND）。

• 在 FIFO 接口与控制信号上集成电平转换器
  先前的设备以 5V CMOS 逻辑电平驱动 FIFO 与控制信号。而新设备有一个分离出的 VCCIO 引脚直接接入 3.3V 及其他逻辑类别，而不必使用外部的电平转换器。

• USB 总线供电-高电流设备的电源管理控制

此后略

3.0 模块图（简化版）

block diagram

3.1 功能模块描述

• 3.3V LDO Regulator

产生 3.3 V 的参考电压以驱动 USB 收发器单元输出缓冲器。需要添加一个附加的解耦电容到 3V3OUT 控制器的输出引脚。同时为 RSTOUT# 引脚提供 3.3V。此模块的主要功能是为 USB 收发器供电并重置生成器电源，而不是为其他附加逻辑供电。然而，对于标称为 3.3V，电流不超过 5mA 的附加电路，如果需要的话，也可以从 3V3OUT 引脚引出电源。

• USB 收发器
  提供对于 USB 线缆的 USB1.1 / USB2.0 全速物理接口。输出驱动器提供 3.3V 级的转换速率控制信号，同时一个差分接收器与两个单端接收器提供了 USB data in，SEO 与 USB Reset 的控制信号侦测。

此后略

4.0 设备引脚分配

LQFP-32 图示符号

4.1 信号描述

表 1 -FT245BM - 引脚分配描述

• FIFO 数据总线组（注1）

引脚#	信号	类型	描述
25	D0	I/O	FIFO 数据总线 Bit 0
24	D1	I/O	FIFO 数据总线 Bit 1
23	D2	I/O	FIFO 数据总线 Bit 2
22	D3	I/O	FIFO 数据总线 Bit 3
21	D4	I/O	FIFO 数据总线 Bit 4
20	D5	I/O	FIFO 数据总线 Bit 5
19	D6	I/O	FIFO 数据总线 Bit 6
18	D7	I/O	FIFO 数据总线 Bit 7

• FIFO 控制接口组

引脚#	信号	类型	描述
16	RD#	IN	信号为低电平时，使能当前 FIFO 数据字节 D0 到 D7。取回下一个 FIFO 数据字节（如果可以）
15	WR	IN	FIFO 数据总线 Bit 1
14	TXE#	OUT	FIFO 数据总线 Bit 2
12	RXF#	OUT	FIFO 数据总线 Bit 3