Cadence Genus综合总结

2018.8.7

一、工具用途：Genus进行逻辑综合

二、综合的flow:基本流程，不加scanchain: genus flow.png

对上述flow的理解： flow图解.png

此处备注：

syn_generic:将RTl代码映射到系统自带逻辑库
syn_map：映射到本地目的工艺库

三、三种Low_power的方法：

• 1.多工作模式Multi-VT library：SVT / HVT /LVT
  在cell delay上：HVT > SVT > LVT ;在power上：HVT < SVT < LVT， 综合时尽量使用HVT。
• 2.power gate：
• 3.clock gating:时钟门控技术：
  通过关闭芯片中暂时用不到的功能和时钟，从而实现节省电源功耗的问题。

数字功耗来源：1.静态功耗：漏电流的影响
.........................2.动态功耗：开关功耗和短路功耗。
..........开关功耗：电路在开关过程中对输出节点的负载电容充放电所消耗的功耗。
..........短路功耗：在某个电压输入范围内，NMOS和PMOS管都导通，这时就 会出现电源 ............................到地的直流导通电流，这就是开关过程中的短路功耗。

四、LEC：logic Equivalence check.

1.形式验证分类：1.等价性验证：其一RTL&netlist gate level,其二，gate level &gate level.
............................2.基于模型的验证：时态逻辑模型规范，受电路规模的影响。
............................3.基于定理的验证：时态和规范用公理证明

2.重要命令：
.......write_do_lec -golden_design rtl -revised_design > rtl_to_final.tcl/final.v
.......lec -dofile rtl_to_final.tcl

3.做lec一般有两种方法，一种是你在做综合的时候，顺便就生成dofile，以备LEC。 另一种就是直接写脚本来做，一般流程是：1，设置golden和revised file ； 2，设置naming rule，blackbox之类；3，读Lib；4，设置约束（dft相关的东西）；5，设置system_mode以及compare之类的（R2N和N2N稍有区别）；6，产生report。