计算机组成原理

计算机组成原理

2017-10-15  本文已影响0人  Himmelt

计算机系统概述

计算机发展简史

  1. 1945年，美国制造出第一台电子计算机"ENIAC"。
  2. 计算机发展历程

计算机结构与组成

  1. 计算机体系结构和计算机组成
  1. 计算机的基本组成

运算基础

数据的编码和表示

  1. 数制
  1. 定点数
  1. 浮点数

浮点数的运算

  1. 浮点数相加

检错码与纠错码

  1. 校验码是在数据中加进冗余码。纠错码则加进更多冗余码，可以发现错误的准确位置以纠错。常用的有奇偶校验、循环冗余码校验(CRC)和海明码。
  2. 海明距离
    长度相同的两个二进制编码对应数字不同的比特数，如10和01的海明距离为2。
    将两个有效数字之间的海明距离增加到3，用111和000表示两个状态。假如传输出错一位，与111和000海明距离近的，则判断为该状态。
  3. 奇偶校验
    为待校验码补充一位校验位，奇校验补充校验位使1的总数为奇数。偶校验使1的总数为偶数。
  4. CRC校验
    计算循环冗余码：设信息码多项式M = [1100]生成多项式G = [1011]，M 为3阶 => M' = [1100000]，用M'对G进行异或除法，余数即为 冗余码。
  5. 海明码
    海明码Ci(i=1~k)排放在第2^i位。
    C1=H1=H3 ⊕ H5 ⊕ H7 ⊕ H9 ⊕ H11
    C2=H2=H3 ⊕ H6 ⊕ H7 ⊕ H10 ⊕ H11
    C3=H4=H5 ⊕ H6 ⊕ H7 ⊕ H12
    C4=H8=H9 ⊕ H10 ⊕ H11 ⊕ H12
    简单海明码纠错
          M M M M C M M M C M C C
          8 7 6 5 4 4 3 2 3 1 2 1

address   1 1 1 1   0 0 0   0      C4=0
          1 0 0 0   1 1 1   0      C3=1
          0 1 1 0   1 1 0   1      C2=1
          0 1 0 1   1 0 1   1      C1=1

sendbyte  0 0 1 1 0 1 0 0 1 1 1 1

recebyte  0 0 1 1 0 1 1 0 1 1 1 1
          
address   1 1 1 1   0 0 0   0      C4=0
          1 0 0 0   1 1 1   0      C3=0
          0 1 1 0   1 1 0   1      C2=0
          0 1 0 1   1 0 1   1      C1=1

数字电路和逻辑电路基础

逻辑函数

  1. 布尔代数
  1. 逻辑函数的化简

组合逻辑电路

  1. 定义：如果逻辑电路的输出仅与当前输入有关，而与过去的输入无关，称为组合逻辑电路。
  2. 加法器
  1. 译码器
  1. 算术逻辑单元(ALU)
  1. 数据选择器(MUX)

时序逻辑电路

  1. 触发器触发器是能够存储一位二进制的逻辑电路，是时序逻辑电路的存储部件。
  1. 寄存器和移位寄存器
  1. 计数器：D触发器组成2进制计数器，4个D触发器可以组成一个十进制计数器。

阵列逻辑电路

阵列逻辑电路指逻辑原件在硅芯片上以阵列形式排列。主要有半导体存储器和可编程逻辑器件。

  1. 只读存储器
  1. 随机存储器
  1. 可编程逻辑器件(FPGA)

VHDL 硬件描述语言

  1. HDL 设计层次自上而下分别是：
    (1) 第一层行为描述，对整个系统的数学模型进行描述。
    (2) 第二层RTL方式描述，也称数据流描述。
    (3) 第三层逻辑综合，利用逻辑组合工具，将RTL描述的程序转换成用基本原件表示的文件。
  2. VHDL 即 超高速集成电路硬件描述语言。
  3. VHDL语法
library ieee ;
    use ieee.std_logic_1164.all ;
    use ieee.numeric_std.all ;

entity mux is
  port (d0 , d1 , sel: IN std_logic; q : OUT std_logic) ;
end entity ; -- mux

architecture connect of mux is
signal tmp: std_logic;
begin
    process(d0,d1,sel)
    begin
    tmp <= (d0 and sel) or (d1 and (not sel));
    q <= tmp;
    end process;
end architecture ; -- connect

系统总线

系统总线概述

  1. 计算机5大模块之间的互联方式有两种：
    一种是分散式连接，早期以运算器为中心，后以存储器为中心。后来则出现了总线连接方式。
    总线是连接多个模块的信息传输线，某一时刻，只允许一个模块向总线发送信息，而多个模块可以同时从总线接收信息。
    总线连接的计算机结构以 CPU 为中心。
  2. 总线的分类
  1. 总线的特性和性能指标

总线的通信方式

  1. 同一时刻总线上只允许一对模块进行信息交换，采用分时方式轮换交替使用总线。
    (1) 申请分配阶段：主模块向总线仲裁器提出使用总线的申请。
    (2) 寻址阶段
    (3) 数据交换阶段
    (4) 撤销阶段：传输完毕，主模块将总线控制权交还总线仲裁器。
  2. 同步通信方式
    同步通信方式，模块之间的通信必须建立在精确稳定的系统时钟的指引下进行各自的操作。
    (1) 主模块送出从模块的地址到总线，稳定后送出一个控制信号(地址有效)，凡挂在总线上的模块检查自身地址，若匹配，准备与主机模块通信。
    (2) 主模块送出读/写控制信号，交换数据。
    (3)T4 后半周期送出撤销信号。
    缺点：长距离传输相位会漂移，因此同步总线很短。总线必须以最慢的设备为基准，所以只适用各设备存取时间比较一致的场合。
  3. 异步通信方式
    异步通信不需要统一的系统时钟，通信双方通过应答方式(握手方式)进行通信。

总线仲裁

  1. 集中式仲裁方式：由一个单独的总线仲裁器来决定下一次该哪个设备使用总线。
  1. 分布式仲裁方式：没有集中的总线仲裁器，所有设备按照菊花链方式连接，最左端的设备具有最高的优先级。

总线结构

  1. 单总线结构：所有模块都链接到单一总线上，接口简单、便于扩充。
  2. 双独立总线：一条连接外部总线，引出芯片外作为系统总线，连接到主板上，用于和主存储器、I/O通信；另一条称为后端线，连接片上的L2 Cache。
  3. 多总线结构：将速度较低的I/O设备从系统总线上分出去，形成系统总线与I/O总线分开的双总线结构。可以进一步扩展到三总线结构.

常用总线标准

  1. ISA总线：由 IBM 公司推出。
  1. PCI总线：PCI自1992年问世以来，就成为迄今为止最成功的接口规范之一，广泛应用于声卡、显示卡、网络设备及I/O等接口。
  1. AGP总线：为满足3D图形和视频显示的需求，1996年Intel提出了AGP(Accelerated Graphics Port)。AGP使用66MHz基本时钟，还支持2倍(2X)、4倍(4X)时钟数据传输模式。最大带宽能达到2133MB/s。但AGP只是专用于图形显示的总线，并不能代替PCI。
  2. PCI Express：
    随着设备技术的发展，PCI的速度已不能满足需求。PCI Express 定义了一个弹性的、高速串行的、点到点的、支持热插拔而且与PCI兼容的一种互联模式。

存储器

(未完...我就没继续了,已经搁置了一年多了,以后找时间补回来!)

上一篇下一篇

猜你喜欢

热点阅读