单片机学习计算机硬件程序员

下降沿J-K触发器分析

2016-11-08  本文已影响138人  CodingTech

这个分析卡壳了,主要是因为没有对电路中的门进行编号,很容易把自己搞晕。于是,重新编号进行分析,电路图如下所示:

下降沿J-K触发器电路图

初始时,不妨假设Q初态为0,!Q初态为1, J=0, K=1

分析的时候,很容易从CP=0开始分析,此时,J和K是无法送到5门和6门的(7门和8门输出为1),CP=0,导致5门和6门维持一个稳态(即5,6,7,8门是被锁住的),此时

  • 若5门输出为0,6门输出为1,由此,3门输出1,4门输出0,导致1门输出0,2门输出1(即Q为0,!Q为1);

假设初始状态设Q初态为0,!Q初态为1(必然由前一时刻5门输出0,6门输出1导致)

若 J=0, K=1(置0)

若J=1,K=0(置1)

若J=0,K=0(维持)

若J=1,K=1(时钟脉冲来临时,跳变)

童鞋们可以假设Q初态为1,!Q初态为0(必然是由前一时刻5门输出1, 6门输出0导致),进行同样的分析

如有错,请各位批评指正!

上一篇 下一篇

猜你喜欢

热点阅读