USB3.0 时钟（部分）

19.2MHz Crystal Oscillator -》 Master Clcok（up to 500MHz） -》4个 System Clock（分别对 Master Clock 进行 1、2、4、16的分频）-》peripherals clock（通过 CSD Block产生：Clock Select and Divide Block）。

时钟结构如下图所示：
![时钟结构][1]

CSD 如下图所示：
![CSD Block][2]

System Clock -》CPU Clock（System Clock经过一个 CSD 变为 CPU Clock）-》DMA Clock 和 MMIO Clock（其中 MMIO 的频率必须为 DMA 的 n 分之一，n为整数）
如下图所示：
![CPU Clock][3]

代码即为对上述变量的设置：
![代码][4]

代码中三个 ClkDiv 就是对结构图中三个分频的设置。

setSysClk400 如果以 32bit 100M 的速度写，需要置1。
clkSrc 是选择 4 个 System Clock 中的 1 个如下图所示。
useStandbyClk 暂时不用管。