集成电路工艺和器件的计算机模拟

1、MOS工艺特征尺寸

工艺可以实现的平面结构的最小宽度，通常指最小栅长。

2、摩尔定律

集成电路的集成度大约每三年就要翻两番，集成电路的特征尺寸则是每三年以0.7的比率缩小。

3、CMOS结构的Latch-up效应

Latch-up（锁定）是体硅CMOS存在的一种寄生电路的效应，它会导致Vdd和Vss短路，使得晶片损毁，或者至少系统因电源关闭而造成失效。

4、集成电路技术水平5大指标

集成度是以一个IC芯片所包含的元件（晶体管或门/数）来衡量；特征尺寸定义为器件中最小线条宽度（对MOS器件而言，通常指器件栅电极所决定的沟道长度的几何长度），芯片面积大小，晶片直径大小，封装引脚数多少。

5、在MOS传输门中，NMOS管对高电平传输有损耗，PMOS管对低电平传输有损耗。

6、存储器可以实现组合电路。若使用128X8bits的存储体可以实现8个8输入的逻辑函数。

7、 三态逻辑门电路的三种输出状态分别为高电平、低电平和高阻态。

8、 数字倒相器输入输出直流电压特性曲线如图所示，曲线中有参数VOH、VOL、VTH、VIH、VIL。其中VOH是指最小输出高电平，VIH是指最小输入高电平，VTH是指逻辑门阈值电压，VOL是指最大输出低电平，VIL是指最大输入低电平。

9、  在CMOS集成电路的制造工艺中有一种被称为P阱工艺的制造过程。该工艺是在N型衬底材料上制出P型扩散区（P阱），然后在N型衬底和P型扩散区（P阱）上制成不同的晶体管。问在N型衬底上制成的是PMOS晶体管，在P型扩散区（P阱）上制成的是NMOS晶体管，N型衬底应连接到电源负极，P型扩散区（P阱）应连接到电源正极。

10、我们知道电子的表面迁移率μn与空穴的表面迁移率μp是不同的，从估算的角度看，比值μn/μp=2.5。

11、为什么在栅长相同的情况下NMOS管速度要高于PMOS管？

由于电子的迁移率大于空穴的迁移率，μn/μp=2.5，因而，N沟道FET的速度将比P沟道FET快2.5倍。

12、多项目晶圆（MPW）技术的特点是什么？对发展集成电路设计有什么意义？

MPW的特点：把几到几十种工艺上兼容的芯片拼装到一个宏芯片上，然后按规则排列到一个晶圆上。

意义：可以有效地降低成本，加速产品的市场化。

13、什么是MOSFET的阈值电压？它受哪些因素的影响？阈值电压就是将栅极下面的Si表面从p型Si变成N型Si所必要的电压。影响它的因素有4个：材料的功函数只差，SiO2层中可以移动的正离子的影响，氧化层中固定电荷的影响，界面势阱的影响。

14、CMOS单元负载较大的电容时，只有提高W，这样会使W*L增加，相对前级又是一个大电容，如何解决这一矛盾？

用逐级放大反相器构成的驱动电路可有效地解决驱动大电容负载问题。为了保证输出低电平Vol不变，而维持标准反相器输出结果不变的条件下，逐级放大驱动管和负载管的宽长比，使每级放大的比例因子相等。

15、工艺对设计的制约包括哪些方面？

1）   最小加工尺寸和集成度对设计的制约。任何一条工艺线均有标称加工尺寸，这样的标称尺寸就决定了我们设计的MOS器件的沟道长度L。另一方面，即使是具有相同的标称尺寸，在各图形具体的加工精度上还有差别。工艺线的加工还有一个最大芯片尺寸（粗略的反应了集成度）的限制。

2）   标准工艺流程对特殊工艺要求的制约。通常是要求设计迁就工艺，如果不是特别的需要，设计者尽量地不要增加额外的工艺要求。

3）   工艺参数对设计的制约。由工艺决定的电路重要参数有阈值电压、薄层电阻和的单位面积电容等。

16、说出半导体工艺中掺杂的作用，举出两种掺杂的方法并比较其优缺点。

掺杂的目的是形成特定导电能力的材料区域，包括N型或P型半导体层和绝缘层。是制作各种半导体器件和IC的基本工艺。经过掺杂，原材料的部分原子被杂质原子代替。

热扩散法和离子注入法。

热扩散是最早也是最简单的掺杂工艺，主要用于Si工艺。与热扩散相比，离子注入法的优点如下：1、掺杂的过程可通过调整杂质剂量与能量来精确控制杂志分布。2、可进行小剂量的掺杂。3、可进行极小深度的掺杂。4、较低的工业温度，光刻胶可用作掩膜。5、可供掺杂的离子种类较多，离子注入法也可用于制作隔离区。

缺点：价格昂贵，大剂量注入时，半导体晶格会遭到严重破坏且难以恢复。

17、为什么CMOS（含BiCMOS）工艺成为VLSI主流工艺？其最大特点是什么？

在微电子技术领域，集成电路的制造有两个主要的实现技术：双极技术与MOS技术。CMOS以其结构简单，集成度高，耗散功率小等优点，成为当今VLSI制造的主流技术。其最大特点是耗散功率小。

18、为什么通常PMOS管的(W／L)P  比NMOS管的宽长比(W／L)N大？大多少倍？

因为有效电子迁移率比有效空穴迁移率约高出2.5倍，为保证导电因子相等，进而保证有对称的电流特性、跨导等，往往在设计输出级电路时，要求PMOS管的(W／L)P  比NMOS管的宽长比(W／L)N大2.5倍。

19、何谓CMOS结构的Latch-Up效应？说出它的危害。举出三条可以减少发生该效应的准则。

Latch-Up（锁定）是体硅CMOS存在一种寄生电路的效应，它会导致Vdd和Vss短路，是的晶片损毁，或者至少系统因电源关闭而造成失效。①每个衬底要有适当的衬底接点；②每个衬底接点应该接到传输电源的金属上；③衬底接点要愈靠近接到电源的源极；④每5到10个晶体管要有一个衬底接点；⑤最容易发生Latch-Up的地方是在输入、输出焊接区结构中，因为那里会有大量的电流流过。通常采用专门设计的I/O pad。

20、标准单元法与门阵列法相比较，有哪些优点和缺点？

标准单元法与门阵列法比较有明显的优点：

(1)芯片面积的利用率比门阵列法要高。

(2)可以保证l00％的连线布通率。

(3)单元可以根据设计要求临时加以特殊设计并加入库内，因而可以得到较佳的电路性能。

(4)可以与全定制设计法相结合。在芯片内放入经编译得到的宏单元或人工设计的功能块。

标准单元法也存在缺点和问题：

(1)原始投资大。单元库的开发需要投入大量的人力物力；当工艺变化时，单元的修改工作需要付出相当大的代价。因而如何建立一个在比较长的时间内能适应技术发展的单元库是一个突出问题。

(2)成本较高。由于掩膜版需要全部定制，芯片的加工也要经过全过程，因而成本较高。因此只有芯片产量达到某一定额(几万至十几万)，其成本才可接受。

21、写出光刻的作用，光刻有哪两种曝光方式？

作用：把掩膜上的图形转换成晶圆上的器件结构。曝光方式有接触式曝光和非接触式曝光两种。

22、什么是可测性设计？可测性设计包括哪些技术？可测试性包括哪些重要方面？可测性设计：在尽可能少地增加引线脚和附加电路，并使芯片性能损失最小的情况下，满足电路可控制性和可观察性的要求。

可测性设计技术：主要包括分块测试技术、扫描测试技术、特征量分析分块测试技术、边界扫描分块测试技术等。

可测试性的三个重要方面：

故障模型的提取：将电路失效抽象为故障模型。

测试生成：产生验证电路的一组测试矢量。

测试设计：考虑测试效率问题，加入适当的附加逻辑或电路以提高芯片的测试效率。

23、半定制方法可分为哪几种方法？它们各自的特点和不足是什么？半定制的设计方法分为门阵列（GA：Gate Array）和门海（GS：Sea of Gates）两种。

门阵列方法的设计特点：设计周期短，设计成本低，适合设计适当规模、中等性能、要求设计时间短、数量相对较少的电路。不足：设计灵活性降低，门利用率低，芯片面积浪费。

门海方法的设计特点：门利用率高，集成密度大，布线灵活，保证布线布通率。不足：仍有布线通道，增加通道是单元高度的整数倍，布线通道下的晶体管不可用。

24、试分析提高MOS管工作速度的方法。

①  提高IC加工精度，减少沟道长度。

②   加强MOS管的驱动电压，可以减小管子的内阻，加快工作速度。

③    由于μn/μp=2.5，所以NMOS管的工作速度比PMOS快得多。可以用NMOS工艺代替PMOS工艺。

25、CMOS逻辑电路的功耗包括哪三个部分。增大器件的阈值电压有利于减小什么功耗？

CMOS逻辑电路的功耗由3部分组成，分别是动态功耗、开关过程中的短路功耗和静态功耗。增大器件的阈值电压有利于减小短路功耗和静态功耗。

26、 TCAD：Technology Computer Aided Design，指半导体工艺模拟以及器件模拟工具。

27、Silvaco TCAD 功能有一维/二维和三维工艺仿真，二维和三维器件仿真。

28、Silvaco TCAD 的主要组件包括交互式工具 DeckBuild、 Tonyplot， 二维工艺仿真器ATHENA、二维器件仿真器 ATLAS、 器件编辑器 DevEdit 和三维仿真器 Victory， 此外还有一些内部的模块。

①   DeckBuild

各TCAD仿真组建均可在集成环境DeckBuild的界面调用，例如先由 ATHENA 或DevEdit 生成器件结构，再由 ATLAS 对器件特性进行仿真，最后由 Tonyplot2D 或 Tonyplot3D显示输出。

由工艺仿真器或器件编辑器得到结构，然后通过器件

仿真器得到相应的特性，结果由可视化工具 Tonyplot 显示出来或显示在实时输出窗口。命令

文件的输入和各仿真器的调用都是在集成环境 DeckBuild 的完成的

②  Tonyplot 可视化工具

Tonyplot 用于对结构的显示，可显示的结构包括一维、二维结构， 三维结构显示需要使用 Tonyplot3D。 可显示的类型非常丰富， 包括几何结构， 和物理量的分布等，也可以显示器件仿真所得到的曲线。Tonyplot 可以将显示结果导出图片，也可将结构中的物理量的分布导出成数据文件，这样就能清楚地获取仿真的结果数据，以便进行处理。 Tonyplot 还提供动画制作等功能，可以将各步工艺的图像结果制作成动画以观察各工艺的效果。

③  工艺模拟软件ATHENA

ATHENA 能帮助工艺开发和优化半导体制造工艺。 ATHENA 提供一个易于使用模块化的，可扩展的平台。 ATHENA 能对所有关键制造步骤（离子注入，扩散，刻蚀，淀积，光刻以及氧化等）进行快速精确的模拟。仿真能得到包括CMOS， Bipolar， SiGe，SOI， III-V，光电子以及功率器件等器件结构，并精确预测器件结构中的几何参数，掺杂剂量分布和应力等。优化设计参数使速度、产量、击穿、 泄漏电流和可靠性达到最佳结合。它通过模拟取代了耗费成本的硅片实验，可缩短开发周期和提高成品率。

④   ATLAS

ATLAS器件仿真系统可以模拟半导体器件的电学、光学和热学行为。 ATLAS 提供一个基于物理的，使用简便的模块化的可扩展的平台，用以分析所有二维和三维模式下半导体器件的直流、交流和时域响应。ATLAS 器件仿真软件的主要模块有 S-Pisces（二维硅器件模拟器）， Device3D（三维硅器件模拟器）， Blaze2D/3D（高级材料的二维/三维器件模拟器）， TFT2D/3D（无定型和多晶体二维/三维模拟器）， VCSELS 模拟器， Laser（半导体激光/二极管模拟器）， Luminous2D/3D（光电子器件模块）， Ferro（铁电场相关的介电常数模拟器）， Quantum（二维/三维量子限制效应模拟模块）， Giga2D/3D（二维/三维非等温器件模拟模块）， NOISE（半导体噪声模拟模块）， ATLAS C 解释器模块和 MixedMode（二维/三维组合器件和电路仿真模块） 等