DRAM解读_技术篇0_DRAM概念介绍
DRAM(Dynamic Random Access Memory)，即动态随机存取存储器，最为常见的系统内存。DRAM 只能将数据保持很短的时间。为了保持数据，DRAM使用电容存储，所以必须隔一段时间刷新(refresh)一次，如果存储单元没有被刷新，存储的信息就会丢失。(关机就会丢失数据)
DRAM与SRAM对比
存储器类型SRAM（静态存储单元）DRAM（动态存储单元）
存储原理由触发器存储数据利用MOS管栅极电容可以存储电荷的原理
单元结构六管NMOS或PMOS构成早期：三管基本单元；
现在：单管基本单元
优点速度快、使用简单、不需刷新、静态功耗极低；集成度远高于SRAM、功耗低、价格也低
缺点元件数多、集成度低、运行功耗大因需刷新而使外围电路复杂；刷新也使存取速度较DRAM慢
个别概念刷新：为及时补充漏掉的电荷以避免存储的信息 丢失，必须定时给栅极电容补充电荷的操作
刷新时间：定期进行刷新操作的时间。改时间必须小于栅极电容自然保持信息的时间（小于2ms）
用处常用作高速缓冲存储器Cache等核心存储器目前已成为大容量存储的主流产品，一般提到的内存通常都是DRAM
这里另外提一下ROM，ROM是只读存储器，掩模制度存储器是在出厂时内部存储的数据就已经固化在芯片内部。
DRAM基本原理：
动态RAM也是由许多基本存储元按照行和列地址引脚复用来组成的。
3管动态RAM的基本存储电路如图所示。在这个电路中，读选择线和写选择线是分开的，读数据线和写数据线也是分开的。
写操作时，写选择线为“1”，所以Q1导通，要写入的数据通过Q1送到Q2的栅极，并通过栅极电容在一定时间内保持信息。
读操作时，先通过公用的预充电管Q4使读数据线上的分布电容CD充电，当读选择线为高电平有效时，Q3处于可导通的状态。若原来存有“1”，则Q2导通，读数据线的分布电容CD通过Q3、Q2放电，此时读得的信息为“0”，正好和原存信息相反;若原存信息为“0”，则Q3尽管具备导通条件，但因为Q2截止，所以，CD上的电压保持不变，因而，读得的信息为“1”。可见，对这样的存储电路，读得的信息和原来存入的信息正好相反，所以要通过读出放大器进行反相再送往数据总线。
