系统分析师-第二章(计算机组成与体系结构 A)

2017-09-06 本文已影响0人哓晓的故事

计算机结构

指令流：机器执行的指令序列(信号)
数据流：指令流调用的数据序列(数据)
多倍性：系统部件上允许并行执行的指令或者数据的最大可能数

存储器体系 = 寄存器、高速缓存Cache、主存储器、磁盘、光盘、磁带
存储器存储方式
- 顺序存取 线性顺序，磁带
- 随机存储 相同时间访问任意存储单元，主存储器
- 直接存取 每个存储块都有地址标识、数组，磁盘存储器
- 相联存取 高速缓存cache
性能取决于: 存取时间、容量、数据传输率、价格

RAM(随机存取存储器) 断电后数据丢失，暂存数据
- SRAM(static ram) 静态存储器 容量小，速度快，价格高 [cache]
- DRAM(dynamic ram) 动态存储器 [主存储器] 需要不停刷新电路
ROM(只读存储器) 厂家固定好只读，存放BIOS或者微程序
PROM(可编程ROM) 可以修改一次
EPROM(可擦除PROM) 可以多次写
flash memory(闪存) 可电擦除，基于地址的读写
CAM(相联存储器) 基于数据内容的读写，速度快于基于地址的读写

原理：局部性原理，减少CPU->主存储的消耗，命中率一般在 90%-95%
Cache里面分为指令cache和数据cache，指令的读/写时间会比数据的读写时间快。
例子：假设一台机器主存读写是100ns。有一个Cache读写是10ns，读指令命中率98%，读数命中率95%。执行程序时，1/5指令需要读一个操作数，不考虑流水线阻塞，问指令的平均读取时间？
- (2% * 100ns + 98%*10ns) + 1/5(5% * 100ns + 95% * 10ns)=14.7ns [有1/5的指令还需要读取一个操作数, 每个请求都需要读取指令]
Cache 地址映射： 主存和cache均分成容量相等的块(页)
- 直接映射：一个主存块只能复制到一个指定的cache 位置上，会存在主存多个块映射到同一个cache位置上
- 全相联映射：在cache 淘汰掉某一页信息，可以将主存任意页中数据进行映射，由于主存不能通过计算直接获取 cache的映射，需要逐一对比，丢失了cache的性能，很少使用
- 组相联映射：结合直接映射和全相联映射，在块分组的概念上再按照每n块分一组的概念，缩小全地址映射的范围

16AED3F2-F7B3-466A-8B00-FA1306C1B2A5.png

1234E8F8H是十六进制，映射的二进制是 0001 0010 0011 0100 1110 1000 1111 1000

08F05F11-6B68-4FAD-8FE2-958881F9F154.png

淘汰算法
- 随机淘汰、先进先出(FIFO first in and first out)
- 最近最少使用(LRU least recently used) [命中率最高]
Cache 与主存数据一致性保证：
- 写回（先写cache 做标识，当被替换时才写入主存）
- 直写（既写主存也写cache）
- 标记法 有效位1时读取cache，为0时读取主存
直接存储器存取(DMA)技术 和 输入输出通道技术
现代存储层次 cache(buffer)->主存(内存)->辅存(硬盘)
cache 存储器(由硬件组成, 比主存快, 对程序员透明)
- 组成: 存储体(指令/数据) + 标记(在主存中的位置)
Cache 类型
- 指令 cache 和 数据 cache
- 多层次 cache(一级cache、二级cache、三级cache)
虚拟存储器
- 主存-辅存的信息传输单位：段、页、段页
- 段式管理：
  - 优势：段与程序分界相对应；便于共享；[堆栈、队列]这类的段可以动态调整长度
  - 劣势：起点、终点难以分配；空间不好回收，造成大量冗余碎片
- 页式管理：
  - 优势：传输定长页；起点、终点固定，分页方便、分配页方便
  - 劣势：最后一页有浪费、每一页都不一定是逻辑独立的，在共享，保护，处理都不方便
- 段页式管理：程序按模块分段，段内分页，进入主存按照页为信息基本传输单位
直接寻址 和 间接寻址