常用逻辑电平标准总结
清楚的记得，有一次参加某单位的招聘笔试时有一道有关常用电平标准的选择题，并且该题是多选题，当时这道题本人肯定是没有做对的，事后通过网络查询和翻阅资料得知现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等，现就其供电电源、电平标准和一些注意事项做一下总结。
一、TTL电平标准
1、TTL
TTL：Transistor-Transistor Logic 三极管结构。
Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。
2、LVTTL
LVTTL：Low Voltage TTL。
3.3V LVTTL： Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。
2.5V LVTTL： Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。
3、注意事项
TTL电平一般过冲都会比较严重，可以在始端串22欧或33欧电阻； TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。
二、CMOS电平标准
1、CMOS
CMOS：Complementary Metal Oxide Semiconductor。
Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。
相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。
2、LVCMOS
LVCMOS：Low Voltage Complementary Metal Oxide Semiconductor。
3.3V LVCMOS： Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。
2.5V LVCMOS： Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。
3、注意事项
LVCMOS可以与3.3V的LVTTL直接相互驱动。
CMOS电路不使用的输入端不能悬空。
三、ECL电平标准
1、ECL
ECL：Emitter Coupled Logic 发射极耦合逻辑电路(差分结构) 。
Vcc=0V；Vee：-5.2V；VOH=-0.88V；VOL=-1.72V；VIH=-1.24V；VIL=-1.36V。
2、PECL
PECL：Pseudo/Positive ECL Vcc=5V；VOH=4.12V；VOL=3.28V；VIH=3.78V；VIL=3.64V
3、LVPECL
LVPECL：Low Voltage PECL Vcc=3.3V；VOH=2.42V；VOL=1.58V；VIH=2.06V；VIL=1.94V
4、注意事项
射随输出结构，必须有电阻拉到一个直流偏置电压；
由于ECL需要负电源，为简化电源产生了PECL和LVPECL。
ECL：速度快，驱动能力强，噪声小，功耗大，很容易达到几百M的应用，需要负电源。
四、LVDS电平标准
1、产生原因
前面的电平标准摆幅都比较大，为降低电磁辐射，同时提高开关速度又推出LVDS电平标准。
2、LVDS
LVDS：Low Voltage Differential Signaling。
3、注意事项
PCB要求较高，差分线要求严格等长，差最好不超过10mil(0.25mm)。
五、CML
是内部做好匹配的一种电路，不需再进行匹配。三极管结构，也是差分线，速度能达到3G以上。只能点对点传输。
六、GTL
类似CMOS的一种结构，输入为比较器结构，比较器一端接参考电平，另一端接输入信号。1.2V电源供电。
Vcc=1.2V；VOH>=1.1V；VOL<=0.4V；VIH>=0.85V；VIL<=0.75V 。
PGTL/GTL+：Vcc=1.5V；VOH>=1.4V；VOL<=0.46V；VIH>=1.2V；VIL<=0.8V
七、HSTL
HSTL是主要用于QDR存储器的一种电平标准：一般有VCCIO=1.8V和VCCIO=1.5V。和上面的GTL相似，输入为输入为比较器结构，比较器一端接参考电平(VCCIO/2)，另一端接输入信号。对参考电平要求比较高(1%精度)。
八、SSTL
SSTL主要用于DDR存储器。和HSTL基本相同。VCCIO=2.5V，输入为输入为比较器结构，比较器一端接参考电平1.25V，另一端接输入信号。对参考电平要求比较高(1%精度)。
九、RS232
RS232采用±12-15V供电，为负逻辑电平，+12V表示0，-12V表示1。
