JNI基础--makefile走读与语法基础
makefile
- makefile定义了一系列的规则来指定，哪些文件需要先编译，哪些文件需要重新编
译，如何进行链接等操作。 - makefile就是“自动化编译”，告诉make命令如何编译和链接。
makefile所包含的内容:
makefile内容
- 显示规则 : 说明了如何生成一个或多个目标文件
- 隐晦规则 : make有自动推导功能,所以隐晦规则可以让我们简略的书写makefile,make是支持的
- 变量的定义 : 在makefile中我们可以定义一些列的变量,变量一般都是字符串,有点类似C语言中的宏,当makefile被执行时,其中的变量都会被扩展到相应的引用位置;
4.文件指示:它包含三个部分,
① 一个makefile引用另一个makefile,类似于C中的include
②根据某些情况指定makefile的有效部分,就像C语言的预编译#f一样
③定义一个多行的命令
5.注释: makefile中只有行注释 以#开头
makefile的规则:
target...prerequisites...
command
#或者:
target... : prerequisites... ; command
其中:
target:目标文件。可以是Object File,也可以是执行文件，还可以是标签(Label),一般是一个文件,多个文件空格隔开
prerequisites:依赖文件,即要生成那个target所需要的文件或其他target
command: make需要执行的命令,如果command和target和prerequisites在同一行的话用;分隔,如果在新的一行必须用Tab键开头,命令太长可用\做换行符;
其实:makefile的规则就是告诉make两件事:
① 文件的依赖关系
② 如何生成目标文件
也就是说:target目标文件(一个或者多个) 依赖于prerequisites中的文件,它的生成规则定义在command中;
prerequisites中如果有一个以上的文件比target要新的话,target就会被认为是过时的,需要重新生成command命令就会被执行,从而生成新的target文件
举个栗子:
#当前目录存在main.c、tool.c、tool.h三个文件
#下面是makefile文件内容
main: main.o tool.o //目标文件main 依赖两个文件main.o和tool.o,没有指定main.o和tool.o如何生成,make会自动推导
gcc main.o tool.o -o main //Tab开头
.PHONY: clean //显示声明一个伪目标
clean:
-rm main *.o //这里表示清除编译生成的.o文件,可执行文件,-表示忽略出现的问题(文件不存在等)继续执行
----------------------------
//执行make后输出如下
cc -c -o main.o main.c
cc -c -o tool.o tool.c
gcc main.o tool.o -o main
//并且生成了一个可执行文件main
① -o指定可执行文件的名称
②clean:标签，不会生成“clean”文件，这样的target称之为“伪目标”伪目标的名字不能和文件名重复。clean一般放在文件最后
③.PHONY:显示地指明clean是一个“伪目标,为了防止执行的目录下有名称为clean的文件/文件夹,执行时候报错
makefile是如何工作的
-
make会在当前目录下找名字叫“Makefile” 或“makefile” 的文件。
-
如果找到，它会找文件中第一个目标文件(target) ,并把这个target作为最终的目
标文件，如前面示例中的“main” -
如果main文件不存在，或main所依赖的.o文件的修改时间要比main文件要新,
那么它会执行后面所定义的命令来生成main文件。 -
如果main所依赖的.o文件也存在，那么make会在当前文件中找目标为.o文件的
依赖性，若找到则根据规则生成.0文件。 -
make再用.o文件声明make的终极任务，也就是执行文件“main”
makefile中使用变量
为了makefile 的易维护，在makefile中我们可以使用变量。makefile的变量也就是一个字符串，比如，我们声明一个变量，叫objects,于是，我们就可以很方便地在我们的makefile中以
"$(objects)"的方式来使用这个变量了。如上述代码可改为:
objects = main.o tool.o
main: $(objects)
gcc $(objects) -o main
.PHONY: clean
clean:
-rm main *.o
makefile引入其它的makefile
使用include关键字可以把其它Makefile包含进来，include语法格式:include <filename>
#语法格式
include <filename>
#举个例子，你有这样几个Makefile: a.mk、b. mk、c. mk,还有一个文件叫# foo.make,以及一个变量$(bar),其包含了e.mk 和f.mk
include foo.make * . mk $(bar)
#等价于:
include foo.make a.mk b.mk c.mk e.mk f.mk
#如果文件找不到，而你希望make时不理会那些无法读取的文件而继续执行
#可以在include前加一个减号“_”，如:
- include <filename>
环境变量 MAKEFILES
如果当前环境中定义了环境变量MAKEFILES,那么，make 会把这个变量中的值做一个类似于include 的动作。这个变量中的值是其它的Makefile, 用空格分隔。只是，它和include不同的是，从这个环境变中引入的Makefile 的“目标”不会起作用，如果环境变量中定义的文件发现错误，make也会不理。但是建议不要使用这个环境变量，因为只要这个变量一被定义，那么当你使用make时，所有的Makefile都会受到它的影响。
也许有时候Makefile出现了奇怪的事，那么可以查看当前环境中有没有定义这个变量。
makefile 预定义变量
预定义变量
makefile 自动变量
自动变量
makefile 函数
1. 不带参数的函数
define FUNC
$(info echo "hello")
endef
$(call FUNC)
-----------------
输出: hello
2. 带参数的函数
define FUNC1
$(info echo $(1) $(2))
endef
$(call FUNC1,hello,wolrd)
-------------------------
输出: hello world
