FPGA笔记 6 组合逻辑

在组合逻辑中，如果对同一寄存器赋值两次，那么默认只会取最后一次的值。如下例子所示：

下面是代码和综合结果：
![代码1][1]
![综合1][2]
可以看到 Y0 只会为 z 或 In，不会为 0 和 1，即上述两个赋值语句无效。

改变代码如下：
![代码2][3]
![综合2][4]
可以看到 Y0 的 I 端变为了 高电平 1。

其中 BUFT 是：当 T 为 1 时，out 为 z；T 为 0 时， out 为 in。

所以，在 CYUSB3014 所给的例子中，划红线的句子应该可以删除。
![CYUSB3014][5]